30 秒看重點
- 事件:英特爾高調曝光 Foveros 3D 與 EMIB 先進封裝技術細節,直指台積電霸主地位。
- 意義:先進封裝已成為決定 AI 晶片運算效能與產能的關鍵瓶頸。
- 影響:台積電面臨新挑戰,但台灣半導體供應鏈短期內仍具備不可動搖的良率優勢。
半導體製程逼近物理極限,現在想讓 AI 晶片跑得更快,不能只靠縮小電晶體,更要靠「包裝技術」。英特爾這次秀出看家本領,企圖用先進封裝技術搶奪台積電口中的 AI 肥肉,這場兩強爭霸將直接影響台灣科技業的未來走勢。
為什麼先進封裝成了英特爾挑戰台積電的秘密武器?
英特爾(Intel)近期大動作公開其 Foveros 3D 與 EMIB-T 先進封裝技術,企圖在晶圓代工服務(IFS)中開闢新戰線,打破台積電在 AI 製造的壟斷。過去大家拼的是製程奈米數,但到了 AI 時代,單一晶片已經放不下龐大的算力需求,必須把處理器、高速記憶體(HBM)像樂高積木一樣拼裝在一起。台積電憑藉 CoWoS 封裝技術(Chip-on-Wafer-on-Substrate)幾乎吞下輝達(Nvidia)和超微(AMD)的所有頂級 AI 晶片訂單,造成產能極度吃緊。英特爾看準這個痛點,力推自家的 EMIB(2.5D 封裝)與 Foveros 3D 技術,向全球客戶喊話:台積電排不到隊?來我這裡,我幫你封裝!
從技術細節來看,英特爾的 Foveros 3D 技術能將不同的晶片進行「垂直堆疊」,這在寸土寸金的電路板上極具優勢。而 EMIB-T 則是利用微小的「矽橋」(Silicon Bridge)在水平方向連接晶片,省去了傳統昂貴的大面積矽中介層(Silicon Interposer),成本更具競爭力。英特爾試圖證明,他們不僅能設計晶片,更能靠著強大的先進封裝技術,提供客戶一條龍的客製化晶片代工服務,直接威脅台積電的系統級晶圓製造(TSMC-SoIC)版圖。
- 2023 年:AI 浪潮爆發,台積電 CoWoS 產能嚴重供不應求,各大科技巨頭開始尋找備援方案。
- 近期:英特爾高調曝光 Foveros 3D 與 EMIB-T 封裝技術,宣示全面進軍 AI 晶圓代工市場,向台積電宣戰。
台灣怎麼看這件事?
台灣半導體產業在這場先進封裝爭霸戰中,依然保有絕對的「群聚效應」與「良率優勢」。雖然英特爾的 Foveros 3D 技術在理論上非常優異,但半導體製造最看重的是「實際良率」與「量產經驗」,這正是台積電的護城河。台灣不僅有台積電,還有日月光投控(ASE)、京元電等全球頂尖的封測台廠大軍,形成了完整的生態系。英特爾要單憑封裝技術超車台積電並不容易,但這會迫使台積電加速擴產與研發,並帶動台灣在地先進封裝設備股與材料供應鏈的整體評價提升。
編輯觀點
英特爾這招「以封裝包圍晶圓代工」戰略非常聰明,但理想很豐滿,現實很骨感。英特爾目前最大的硬傷在於客戶信任度與產線的實際營運效率。當輝達等大廠已經與台積電形成深厚同盟時,英特爾必須拿出超乎預期的良率與更低的報價,才可能讓客戶冒險轉單。這場先進封裝大戰,最終決戰點不在於簡報上的數據有多漂亮,而在於誰能穩定且大量地把晶片交到客戶手上。這場仗,台積電依然勝券在握,但絕對不能掉以輕心。
常見問題
- 什麼是先進封裝?為什麼 AI 晶片一定要用它?
- 先進封裝是將多個不同功能的晶片(如運算核心、高速記憶體)緊密組合在一起的技術。因為傳統製程縮小已達極限,AI 需要極高的資料傳輸速度,只有透過先進封裝才能縮短晶片間的距離、提升傳輸效率並降低功耗。
- 英特爾的 Foveros 3D 與 EMIB 技術有什麼差別?
- EMIB 屬於 2.5D 封裝,是在水平方向利用微小「矽橋」讓晶片左右相連,成本較低;Foveros 3D 則是 3D 封裝,將晶片直接由下往上垂直堆疊,能大幅節省空間並提升效能。
- 英特爾這項技術會威脅到台積電的地位嗎?
- 短期內威脅有限。台積電的 CoWoS 擁有極高的量產良率與完整的客戶信任,這是英特爾目前最缺乏的。但英特爾的切入能提供市場替代方案,長期而言仍是台積電不可忽視的對手。
- 這對台灣半導體供應鏈是好消息嗎?
- 是的。這場先進封裝的競爭將加速整體技術迭代,刺激台灣封裝設備廠(如弘塑、萬潤、辛耘等)以及材料商的訂單需求,讓台灣半導體生態系更形穩固。
- 除了台積電和英特爾,還有誰在發展先進封裝?
- 南韓三星電子(Samsung)也是主要競爭者,正積極推廣其 I-Cube(2.5D)及 X-Cube(3D)封裝技術;此外,全球最大的封測廠日月光(ASE)也在這領域扮演關鍵角色。
名詞小教室
- 2.5D 封裝 (EMIB/CoWoS)
- 就像是在同一個平面上,用高速蓋一座超寬的「空中走廊(矽中介層/橋接晶片)」讓兩棟大樓(晶片)之間能秒速通信,不用繞遠路。
- 3D 封裝 (Foveros 3D)
- 就像是直接「蓋摩天大樓」,把記憶體、運算晶片一層一層往上疊,直接用垂直的「電梯(矽穿孔 TSV)」互通,省空間又超快。