輝達攜手SK海力士!HBM4「鐵三角」成形,台積電如何左右全球 AI 晶片戰局?

30 秒看重點

  • 事件:輝達與南韓 SK 集團會面,宣示深化下一代 HBM4 高頻寬記憶體與晶片技術的戰略合作。
  • 意義:AI 運算瓶頸轉移至記憶體傳輸速度,HBM4 將成為 2025 年後 AI 伺服器效能對決的決勝點。
  • 影響:台積電憑藉先進製程與 CoWoS 封裝,成為美韓聯盟不可或缺的技術黏著劑,台廠供應鏈地位更穩固。

輝達執行長黃仁勳與 SK 集團會面,不僅是為了確保當前 Blackwell 架構的 HBM3e 產能,更是為了 2025 年即將迎來的 HBM4 技術變革鋪路。這場結合「晶片設計、記憶體、邏輯代工、先進封裝」的強強聯手,將直接牽動全球半導體版圖與台股 AI 概念股的長線走勢。

關鍵數據:SK 海力士預計於 2025 年下半年 率先推出 HBM4,並首度導入台積電的 5 奈米/12 奈米 先進邏輯製程。

為什麼 HBM4 升級,會讓輝達、台積電與 SK 海力士黏得更緊?

在 AI 算力大爆炸的時代,晶片運算速度再快,如果記憶體搬運資料的速度跟不上,晶片就會像塞在國道上的超級跑車,這就是業界俗稱的「記憶體牆(Memory Wall)」。為了解決這個瓶頸,HBM(高頻寬記憶體)成了現代 AI GPU 的標配。然而,即將在 2025 年底問世的第六代 HBM4,將迎來史上最大的架構變革——它的最底層「基礎底片(Base Die)」將首度改用邏輯晶片製程,這意味著原本專注在記憶體製造的 SK 海力士,必須尋求最強邏輯代工夥伴台積電的協助。這項改變直接催生了「輝達設計、海力士記憶體、台積電代工與封裝」的鋼鐵三角同盟,讓三方在全球 AI 爭霸戰中,建立起對手極難攻破的生態系護城河。

  1. 2024 年 Q3:輝達 Blackwell GPU 遭遇產能瓶頸,市場對於 HBM3e 高頻寬記憶體供不應求。
  2. 2024 年 Q4:SK 海力士與台積電正式宣布合作開發 HBM4 基礎底片,打破過去記憶體廠獨自製造的傳統。
  3. 2025 年 H2:HBM4 預計正式進入量產階段,台積電先進封裝與邏輯製程將全面滲透至記憶體核心。

台灣怎麼看這件事?

這場美韓大廠的世紀合作,對台灣而言毫無疑問是吞下了一顆「超級定心丸」。台積電不僅是輝達 GPU 的唯一代工廠,更是 HBM4 基礎底片(Base Die)與 CoWoS 先進封裝的關鍵執行者。隨著 HBM4 規格升級,台積電的 5 奈米與 12 奈米先進製程將直接灌入記憶體底層,大幅提升台灣半導體在記憶體供應鏈中的產值。此外,這股熱潮也將順勢帶動台灣的高階測試、IC 設計服務(如創意、世芯)以及伺服器代工廠(如廣達、緯穎)。當美、韓兩大巨人攜手時,台灣的「護城河」非但沒有被削弱,反而因為技術的深層交織,變得更加無可替代。

編輯觀點

這不只是一場商業簽約,更是地緣政治與半導體技術的深度整合。過去外界總擔憂韓國晶圓代工會威脅台積電,但 HBM4 的技術節點證明了:在追求極致效能的 AI 戰場上,強強聯手才是唯一解。輝達透過當盟主,把台積電與 SK 海力士牢牢綁在自己的戰車上。對於台灣半導體產業而言,只要台積電的封裝技術與先進製程無人能及,無論美韓如何結盟,台灣永遠是那個分到最大塊蛋糕的贏家。

常見問題

什麼是 HBM?為什麼 AI 晶片一定要用它?
HBM 是「高頻寬記憶體」,就像把多張記憶體晶片往上疊,並用成千上萬個微小通道連接。它能提供比傳統 DDR 記憶體快上數十倍的資料傳輸速度,是克服 AI 晶片運算延遲的關鍵技術。
為什麼未來的 HBM4 需要台積電幫忙製造?
因為 HBM4 的底層「基礎底片」需要改用高度複雜的「邏輯製程」來提升散熱與傳輸效率。這超出了傳統記憶體廠的技術範疇,因此 SK 海力士必須找台積電以 12 奈米或 5 奈米製程代工。
這個合作對三星電子會造成什麼影響?
這對三星構成了巨大的競爭壓力。三星雖然同時擁有記憶體與晶圓代工實力,但因技術整合與良率問題,在輝達的認證進度落後。SK 海力士與台積電的結盟,將進一步拉大兩者的市場份額差距。
台灣除了台積電,還有哪些產業會受惠於 HBM4 的發展?
主要受惠者包括負責晶片前段設計對接的矽智財(IP)與 ASIC 設計服務廠商,以及後段的高階半導體測試廠、探針卡廠,和最終負責把晶片組裝成 AI 伺服器的台灣電子代工巨頭。
HBM4 預計什麼時候會正式運用在市售產品中?
預計在 2025 年下半年開始量產,並於 2026 年輝達推出下一代全新架構的 AI GPU(如 Rubin 架構)時,正式成為市場主流配備。

名詞小教室

HBM (高頻寬記憶體)
想像成「把多條高速公路垂直疊加起來的立體交流道」,讓數據資料不需要排隊,就能以極寬的通道、極快的速度直接傳送給 AI 腦袋(GPU)。
CoWoS (先進封裝)
這是一種「超級積木拼接技術」,把大腦(晶片)和記憶體(HBM)以極微小的距離,平貼在同一個超薄底板上,讓它們之間的溝通幾乎零延遲、不耗電。